Samsung начал производство 64-гигабитных микросхем памяти NAND с 3-битной архитектурой по 20-нанометровым технологическим нормам

2 ноября 2010, 14:29
0
8
Samsung начал производство 64-гигабитных микросхем памяти NAND с 3-битной архитектурой по 20-нанометровым технологическим нормам

Сеул, Корея, октябрь 2010 года — Компания Samsung Electronics, мировой лидер в сфере передовых полупроводниковых технологий, первой в отрасли начала массовое производство микросхем флеш-памяти NAND с 3-битной архитектурой ячеек емкостью 64 гигабит (Гб).

      Новые микросхемы выпускаются по технологическим нормам 20-нанометрового класса*. Эти передовые продукты могут использоваться при производстве устройств на базе флеш-памяти высокой емкости, таких как USB-накопители и карты памяти Secure Digital (SD).
     «Samsung регулярно выводит на рынок самые современные решения в области флеш-памяти NAND. В их числе — выпущенные в ноябре прошлого года чипы флеш-памяти NAND емкостью 32 Гб с 3-битной архитектурой ячеек (технология 30-нанометрового класса), — отметил Сейджин Ким, вице-президент по планированию и производству флеш-памяти Samsung Electronics. — Начав полномасштабное производство 64-гигабитных микросхем NAND с 3-битной архитектурой ячеек по технологическим нормам 20-нанометрового класса с поддержкой технологии Toggle DDR, мы ожидаем, что эти продукты будут востребованы поставщиками емких решений на базе памяти NAND».
     Большая емкость новых микросхем (64 гигабит) поспособствует популяризации интерфейса Toggle DDR в высокопроизводительных продуктах, использующих флеш-память – USB-накопителях, картах памяти SD, а также смартфонах и твердотельных накопителях. Ожидается, что эти чипы придут на смену существующим 32-гигабитным микросхемам.
     64-гигабитные микросхемы флеш-памяти Samsung NAND с 3-битовой архитектурой ячеек имеют на 60 % более высокую производительность в сравнении с 32-гигабитными чипами NAND, выполненными по технологии 30-нанометрового класса. Высокую производительность устройству обеспечивает спецификация асинхронного интерфейса Toggle DDR 1.0 (в чипах NAND используется одноканальный интерфейс Single Data Rate, SDR).
     64-гигабитные микросхемы NAND с 3-битной архитектурой ячеек, выполненные по нормам 20-нанометрового класса, являются продолжением линейки 32-гигабитных чипов NAND с многоуровневой архитектурой ячеек, изготовленных по технологии того же класса.
 
*Примечание: Производственный процесс 40-нанометрового класса означает нормы от 20 до 29 нанометров, а 30-нанометрового класса – от 30 до 39 нанометров.

Пресс-релизы размещаются на платной основе в раздел Пресс-релизы

Если вы заметили ошибку, выделите необходимый текст и нажмите Ctrl+Enter, чтобы сообщить об этом редакции.
powered by lun.ua
Загрузка...

Корреспондент.net в cоцсетях